首页> 外文OA文献 >Multiple-lifting Scheme: Memory-efficient VLSI Implementation for Line-based 2-D DWT

【2h】

Multiple-lifting Scheme: Memory-efficient VLSI Implementation for Line-based 2-D DWT

机译：多重提升方案：基于行的二维DWT的内存高效VLSI实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
相似文献
相关主题

著录项

作者
Chih-chi Cheng; Chao-tsung Huang; Liang-gee Chen;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Memory-Efficient VLSI Architecture for 2-D Integer Lifting-Based DWT using Interlaced Read Scan Algorithm [J] . Chih-Hsien Hsia, Jen-Shiun Chiang WSEAS Transactions on Circuits and Systems . 2007,第3期

机译：使用隔行读取扫描算法的基于二维整数提升的DWT的内存高效VLSI架构
2. Memory Efficient Modular VLSI Architecture for Highthroughput and Low-Latency Implementation of Multilevel Lifting 2-D DWT [J] . Mohanty B. K., Meher P. K. Signal Processing, IEEE Transactions on . 2011,第5期

机译：高效存储器的模块化VLSI架构，用于多级提升2-D DWT的高吞吐量和低延迟实现
3. An Efficient VLSI Architecture and FPGA Implementation of High-Speed and Low Power 2-D DWT for (9, 7) Wavelet Filter [J] . A. Mansouri, A. Ahaitouf, F. Abdi. International journal of computer science and network security . 2009,第3期

机译：用于（9，7）小波滤波器的高速，低功耗2-D DWT的高效VLSI架构和FPGA实现
4. Multiple-lifting Scheme: Memory-efficient VLSI Implementation for Line-based 2-D DWT [C] . Chih-Chi Cheng, Chao-Tsung Huang, Po-Chih Tseng, IEEE International Symposium on Circuits and Systems . 2005

机译：多提升方案：基于线的2-D DWT的内存高效的VLSI实现
5. VLSI design optimization for lifting scheme DWT. [D] . Li, Jian. 2005

机译：提升方案DWT的VLSI设计优化。
6. A Memory-Efficient Transmission Scheme for Multi-Homed Internet-of-Things (IoT) Devices [O] . Jaehyun Hwang, Joon Yoo 2020

机译：多宿主物联网（IoT）设备的内存高效传输方案
7. On-Chip Memory Optimization Scheme for VLSI Implementation of Line-Based Two-Dimentional Discrete Wavelet Transform [O] . Chih-chi Cheng, Chao-tsung Huang, Ching-yeh Chen, 2013

机译：基于行的二维离散小波变换VLsI实现的片上存储器优化方案
8. VLSI Design of High-Speed Time-Recursive 2-D DCT/IDCT Processor for Video Applications. [R] . Inivasan, V., Liu, K. J. 1994

机译：用于视频应用的高速时间递归二维DCT / IDCT处理器的VLsI设计。

Multiple-lifting Scheme: Memory-efficient VLSI Implementation for Line-based 2-D DWT

著录项

相似文献

相关主题

期刊订阅